.

0 (hodnocen0 x )

BK

Vyd. 1.

Ústí nad Labem : Univerzita Jana Evangelisty Purkyně, 1999

153 s. : il.

ISBN 80-7044-241-7 (brož.)

Mikropočítače - učebnice vysokošk.

Mikroprocesory - učebnice vysokošk.

000122835

Předmluva 3 // Vyučovací stavebnicový mikropočítač .5 // 1 Čtyřbitový procesor složený ze standardních integrovaných // obvodu TTL // 1.1 Zdroj hodinového signálu 5 // 1.1.1 Generátor obdélníkových impulzu ; 5 // Úloha 1.1 Generátor obdélníkových impulzů 7 // 1.1.2 Generátor fázové po sunutých ho dino vých signálů 7 // Úloha 1.2 Generátor hodinového signálu ?1 8 // Úloha 1.3 Generátor hodinových signálů ?1 ? ?2 , ?1 // 1.1.3 Startování generátoru ho dino vého signálu 11 // Úloha 1.4 Startovací obvod závisející na dobé stlačení tlačítka 12 // Úloha 1.5 Startovací obvod krátkodobého impulzu 14 // 1.1.4 Generátor hodinových impulzů se startovacím obvodem 14 // Úloha 1.6 Generátor hodinových impulzů se startovacím obvodem 15 // 1.1.5 Zastavení generovám hodinových impulzů 16 // 1.1.5.1 Zastavení hodin tlačítkem INITIA 17 // Úloha 1.7 Nastavení ihS klopného obvodu tlačítkem INITIATE 18 // 1.1.5.2 Zastavení tlačítkem STOP 19 // Úloha 1.8 Ověření funkce tlačítka STOP 21 // Úloha 1.9 Zástavem hodin tlačítkem STOP po zápise do instrukč.reg. 21 // 1.1.5.3 Programové zastavení hodin instrukcí HLT 22 // Úloha 1.10 Činnost obvodu pro zastavení hodin 24 // 1.1.6 Startování a zastavení generátoru hodinových signálů 25 // Úloha 1.11 Zdroj hodinových signálů ?1 ? ?2 26 // 1.2 Vstupní jednotka 27 // 1.2.1 Třístavová logika 28 // Úloha 2.1 Ověření činnosti dvouvstupových hradel negovaného součinu // s otevřeným kolektorem 29 // 1.2.2 Činnost vstupní jednotky .30 // Úloha 2.2 Přenos čtyřbitového čísla na sběrnici 32 // 1.3 Řídicí jednotka 34 // 1.3.1 Instrukční registr 3 4 // Úloha 3.1 Ověření činnosti synchronního binárního čítače 35 // 1.3.2 Registr řídicí jednotky 36 // 1.3.3 Registr instrukcí s registrem řídicí jednotky 37 //

Úloha 3.2 Záznam informace registrem instrukcí ve spojem s registrem řídicí jednotky 37 // 1.3.4 Programovatelná paměť PROM 39 // 1.3.5 Programování paměti PROM 43 // Úloha 3.3 Programovám paměti PROM 46 // 1.3.6 Paměť v řídicí jednotce 47 // 1.3.6.1 Postup při snímám stavu naprogramované paměti 48 // Úloha 3.4 Řídicí paměť ve spolupráci s registrem instrukcí 50 // 1.3.7 Dekodéry 51 // 1.3.7.1 Dekodér MH 7442 52 // Úloha 3.5 Ověření činnosti dekodéru MU 7442 53 // 1.3.7.2 Dekodéry v řídicí jednotce 54 // Úloha 3.6 Dekodéry ve spojem s řídicí pamětí ROM 56 // 1.3.8 Sestava řídicí jednotky 57 // Úloha 3.7 Řídicí jednotka se simulovaným vstupním slovem na adresové a datové sběrnici 58 // 1.3.9 Úplná řídicí jednotka 59 // Úloha 3.8 Řídicí jednotka a jednotka hodinových signálů v modulovém provedení 62 // 1.4 Programová paměť RAM 64 // 1.4.1 Programová paměť RAM typu MH 7489 64 // Úloha 4.1 Programování paměti RAM typu MH 7489 65 // 1.4.2 Programování paměti RAM typu MH 7489 ze vstupní jednotky 67 // Úloha 4.2 Programování paměti RAM ze vstupní jednotky 67 // 1.4.3 Programový čítač 20 // Úloha 4.3 Řízení instrukčního registru , 70 // 1.4.4 Programový Čítač a programová pamčť RAM 72 // Úloha 4.4 Programová pamčť RAM ve spolupráci se sběrnicí 73 // 1.5 Registry spolupracující s aritmeticko-logickou jednotkou 76 // Úloha 5.1 Simulovaný přenos datového slova z registru A do registru ?-76 // 1.4.1 ? inánh sčítačka 7 8 // Úloha 5.2 Sčítání čtyřbitových čísel 78 // 1.4.2 B inární sčítačka s registry ? ?. ? 79 // Úloha 5.3 Sčítání čtyřbitových čísel s použitím registru ?3 ? a. sběrnice BUS 80 // 1.6 Výukový rozložený mikropočítač 84 // 1.6.1 Sestavení vyučovacího rozloženého mikropočítače 84 //

1.6.1.1 Připojení vstupní jednotky ke sběrnici 85 // 1.6.1.2 Vstupní jednotka a řídicí jednotka 85 // 1.6.1.3 Programování paměti RÁMa spolupráce s řídicí jednotkou 88 // 1.6.1.4 Aritmeticko - logická jednotka {ALU) 91 // 1.6.2 Programování vyučovacího stavebnicového mikropočítače 92 // 2 Sestava malého mikroprocesorového systému 100 // 2.1.1 Mikroprocesor ??? 8080A 100 // 2.1.2 Struktura mikroprocesoru 102 // 2.1.3 Základní pojmy při přenášení instrukcí 104 // 2.1.4 Časování a řízení mikroprocesoru 107 // 2.2.1 Činnost mikroprocesoru buzeného generátorem hodinových impulsů 115 // 2.2.2 Generátor hodinových impulsů 115 // 2.2.3 Ověření činnosti generátoru hodinových signálu MH 8224 119 // Úloha 2.1 Generování fázově posunutých hodinových signálů 120 // 2.3.1 Univerzální registr MH3212 // 2.3.2 Řízení střadačeMH3212 121 // 2.3.2.1 Stav vysoké impedance 124 // 2.3.2.2 Výstupní režim 124 // 2.3.2.3 Vstupní režim 124 // 2.3.2.4 Režim žádosti o přerušení 125 // Úloha 3.1 Ověření činnosti univerzálního registru MH3212 ve vstupním a výstupním režimu a žádosti o přerušení 126 // 2.3.3 Stavový registr 127 // Úloha 3.2 dekódování stavového slova poskytující signály pro řídicí sběrnici 128 // 2.4.1 Systémový budič MH 8228 129 // 2.4.2 Laboratorní zpracování vlastností systémového budiče MH8228 133 // Úloha 4.1 Přenesení informace podél sběrnice s využitím systémového // budiče 12 5 // 2.5.1 Ověření činnosti systémového budiče a stavového registru 137 // Úloha 5.1 Vliv stavového slova na Činnost systémového budiče 137 // 2.5.2 Ověření činnosti systémového budiče, stavového a výstupního registru 140 // Úloha 5.2 Přenesení informace do výstupního registru 140 //

2.5.3 Ověření činnosti systémového budiče, stavového, výstupního a vstupního registru 142 // Úloha 5.3 Přenos osmibitové informace od mikroprocesoru na výstup a ze vstupu k mikroprocesoru 143 // Literatura 149