Úplné zobrazení záznamu

Toto je statický export z katalogu ze dne 20.07.2016. Zobrazit aktuální podobu v katalogu.

Bibliografická citace

.
0 (hodnocen0 x )
(2.3) Půjčeno:7x 
BK
Vyd. 1.
Praha : Academia, 2009
321 s. : il. ; 24 cm

ISBN 978-80-200-1729-1 (váz.)
Gerstner ; sv. 4
Obsahuje bibliografii na s. [302]-316, bibliografické odkazy a rejstřík
000180015
1 Od algoritmu k počítání podle přírody -- 1.1 Algoritmus -- 1.2 Teoretická informatika -- 1.2.1 Turingův stroj -- 1.2.2 Výpočetní meze -- 1.2.3 Složitost -- 1.3 Klasická umělá inteligence -- 1.4 Nová umělá inteligence -- 1.5 Počítání podle přírody -- 2 Inspirace v biologii -- 2.1 Buňky -- 2.2 Od genů k proteinům -- 2.3 Reprodukce a dědičnost -- 2.4 Interakce genů a proteinů -- 2.5 Embryogeneze a tvorba biologických tvarů -- 2.6 Evoluční teorie -- 3 Výpočetní zařízení -- 3.1 Základy elektroniky -- 3.1.1 Pasivní prvky obvodů -- 3.1.2 Unipolární tranzistor -- 3.1.3 Logické členy v technologii CMOS -- 3.1.4 Operační zesilovače -- 3.1.5 Transkonduktanční zesilovače -- 3.1.6 Simulace obvodů v programu SPÍCE -- 3.2 Číslicové obvody -- 3.2.1 Logické obvody -- 3.2.2 Kombinační obvody -- 3.2.3 Sekvenční obvody -- 3.2.4 Složité číslicové obvody -- 3.3 Limity fyzického počítání -- 3.3.1 Fundamentální omezení ---
3.3.2 Meze zvyšování hustoty integrace -- 3.3.3 Optimální výpočetní modely z pohledu fyziky -- 3.3.4 Kvantové počítání -- 3.4 Nanotechnologie a nanopočítače -- 3.5 Nekonvenční hardware -- 3.5.1 DNA počítání -- 3.5.2 Syntetická biologie -- 4 Rekoníigurovatelná zařízení -- 4.1 Základní charakteristika -- 4.2 Programovatelné součástky PLA a CPLD -- 4.3 Programovatelné součástky FPGA -- 4.3.1 Struktura obvodů FPGA -- 4.3.2 Konfigurace obvodů FPGA -- 4.3.3 Xilinx XC6200 (Algotronix CAL1024) -- 4.3.4 Rodina obvodů Xilinx Virtex -- 4.4 Návrh číslicových obvodů v FPGA -- 4.4.1 Postup návrhu -- 4.4.2 IP makra * -- 4.4.3 Použití dynamické rekonfigurace -- 4.5 Případová studie: Implementace obrazového filtru v FPGA -- 4.5.1 Úvod do filtrace obrazu -- 4.5.2 Mediánový filtr -- 4.5.3 Realizace mediánového filtru -- 4.5.4 Simulace -- 4.5.5 Syntéza a mapování -- 4.6 Rekonfigurovatelné analogové obvody -- 4.6.1 FPAA firmy Anadigm ---
4.6.2 FPAA Freiburg -- 4.6.3 FPTA Heidelberg -- 4.6.4 FPTA-2 -- 5 Evoluční algoritmy -- 5.1 Základní algoritmy prohledávání -- 5.1.1 Náhodné prohledávání -- 5.1.2 Horolezecký algoritmus -- 5.2 Princip evolučního algoritmu -- 5.3 Genetický algoritmus -- 5.3.1 Mutace -- 5.3.2 Křížení -- 5.3.3 Selekční mechanismy -- 5.4 Evoluční strategie a evoluční programování -- 5.5 Genetické programování -- 5.5.1 Metoda -- 5.5.2 Operátory genetického programování -- 5.5.3 Fitness funkce a symbolická regrese -- 5.5.4 Pokročilá témata genetického programování -- 5.6 Pravděpodobnostní model populace -- 5.7 Praktické otázky -- 5.7.1 Multikriteriální optimalizace -- 5.7.2 Paralelní evoluční algoritmy a GPU -- 5.7.3 Dynamické úlohy -- 5.8 Návrh a evaluace evolučního algoritmu -- 5.9 Evoluční optimalizace ve vztahu k návrhu -- 5.10 Soutěž Humies , -- 6 Evoluční hardware -- 6.1 Princip evolučního návrhu obvodů -- 6.2 Model POE ---
6.3 Proč evoluční návrh obvodů? -- 6.4 Základní koncepty a terminologie -- 6.4.1 Způsob zakódování obvodu v chromozomu -- 6.4.2 Proč nestačí obvody simulovat? -- 6.4.3 Způsoby evaluace kandidátních řešení -- 6.5 Evoluční návrh obvodů a vyvíjející se obvody -- 7 Evoluční návrh s využitím simulátorů číslicových obvodů -- 7.1 Vztah konvenčního a evolučního návrhu obvodů -- 7.2 Kartézské genetické programování -- 7.2.1 Metoda -- 7.2.2 Vlastnosti CGP -- 7.2.3 Poznámky k implementaci CGP -- 7.3 Evoluce na úrovni hradel -- 7.3.1 Případová studie: Obvody se sedmi vstupy -- 7.3.2 Použití netradičních hradel -- 7.4 Problémově specifické reprezentace -- 7.5 Problém škálovatelnosti -- 7.6 Evoluce na úrovni funkčních bloků -- 7.6.1 Evoluční návrh testovacích obvodů -- 7.6.2 Evoluční návrh násobiček s konstantními koeficienty, -- 7.7 Inkrementální evoluce -- 7.8 Sekvenční obvody -- 8 Vývin v evolučním návrhu ---
8.1 Přístupy k výpočetnímu vývinu -- 8.1.1 Vývin založený na gramatikách -- 8.1.2 Celulární automaty -- 8.1.3 Genetické regulační sítě a Kauffmanovy sítě -- 8.1.4 Celulární zakódování -- 8.1.5 Vývin založený na instrukcích -- 8.2 Aplikace vývinu v evolučním návrhu -- 8.2.1 Evoluční návrh generických řadicích sítí -- 8.2.2 Evoluční návrh analogových obvodů -- 8.2.3 Evoluční návrh antén -- 9 Evoluční návrh v FPGA -- 9.1 Možnosti využití FPGA -- 9.1.1 FPGA pouze pro evaluaci kandidátních řešení -- 9.1.2 Kompletní vyvíjející se systém v FPGA -- 9.1.3 Virtuální rekonfigurovatelné obvody -- 9.1.4 Klasifikace aplikací -- 9.2 Evoluce obrazových operátorů v FPGA -- 9.2.1 Virtuální rekonfigurovatelný obvod -- 9.2.2 Evoluce uvnitř FPGA -- 9.2.3 Experimentální vyhodnocení platformy -- 9.3 Akcelerace CGP -- 10 Evoluce v analogových a nekonvenčních platformách -- 10.1 Evoluce v FPTA-2 ---
10.1.1 Evoluční návrh hradel v FPTA-2 -- 10.1.2 Odolnost proti poruchám -- 10.2 Obnova funkce v extrémním prostředí -- 10.2.1 Extrémně nízké teploty -- 10.2.2 Extrémně vysoké teploty -- 10.2.3 Vliv radiace -- 10.3 Evoluce v FPAA -- 10.4 Evoluce „in materio" -- 10.5 NanoCell -- 10.6 Rekonfigurovatelné optické systémy -- 10.7 Paskovo elektrochemické ucho v -- 11 Adaptivní hardware -- 11.1 Problém adaptace -- 11.2 Adaptace z pohledu implementace -- 11.3 Samoopravující se obvody -- 11.3.1 Architektura SRAA -- 11.3.2 Sebeoprava v obvodech FPGA -- 11.4 Adaptace na měnící se vstupní data -- 11.4.1 Adaptivní komprese obrazu pro formát JBIG2 -- 11.4.2 Adaptivní kontrolér -- 11.5 Povýrobní kalibrace hardwaru -- 11.6 Evoluční robotika -- 11.6.1 Evoluce kontroléru -- 11.6.2 Evoluce těla a kontroléru robotu -- 11.6.3 Další přístupy -- 12 Polymorfhí elektronika -- 12.1 Polymorfní hradla v technologii CMOS ---
12.1.1 Řízení funkce úrovní napájecího napětí -- 12.1.2 Řízení funkce logickým vstupem -- 12.2 Evoluční syntéza polymormích obvodů -- 12.3 Redukce počtu testovacích vektorů -- 12.4 Samočinná detekce poruchy -- 12.5 Rekonfigurovatelný polymorfní čip -- 13 Evoluční algoritmy v síťových aplikacích -- 13.1 Návrh komunikačních strategií pro multiprocesory -- 13.1.1 Popis problému -- 13.1.2 Optimalizační algoritmus -- 13.1.3 Experimentální výsledky -- 13.2 Evoluční návrh protokolů pro amplifikaci bezpečnosti -- 13.2.1 Úvod do senzorových sítí -- 13.2.2 Protokoly pro amplifikaci bezpečnosti -- 13.2.3 Evoluce uzlově orientovaných protokolů -- 13.2.4 Evoluce skupinově orientovaných protokolů -- 14 Důsledky -- 14.1 Shrnutí výsledků pro praktiky -- 14.1.1 Číslicové obvody -- 14.1.2 Analogové obvody -- 14.1.3 Adaptivní hardware -- 14.1.4 Evoluční návrh v dalších aplikacích -- 14.2 Důsledky pro teoretiky ---
14.2.1 Problém implementace -- 14.2.2 Třída evolučně navržených výpočetních zařízení -- 14.2.3 Výpočetní síla vyvíjejících se strojů

Zvolte formát: Standardní formát Katalogizační záznam Zkrácený záznam S textovými návěštími S kódy polí MARC